

Annexe D

Application 2 : convolution systolique

D.1 Produit de convolution

Soient n nombres $w_1, \dots, w_n$ appelés *poids* (*weights*). Soit (x_i) une suite de nombres. On appelle *produit de convolution* de la suite (x_i) par les poids $w_1, \dots, w_n$ la suite (y_i) définie par :

$$y_i = \sum_{j=1}^n w_j x_{i+j-1}$$

Remarque D-1

D'autres définitions du produit de convolution sont possibles, moyennant un renommage des coefficients $w_1, \dots, w_n$ qui sont en nombre fini. ■

D.2 Réseau systolique asynchrone

On cherche à construire un programme LOTOS calculant le produit de convolution. Le système possède une *porte d'entrée*, sur laquelle il reçoit successivement les valeurs de la suite (x_i) , et une *porte de sortie*, sur laquelle il émet les valeurs (y_i) correspondantes.

Ce système doit être basé sur les principes systoliques : il est constitué par la juxtaposition de cellules identiques (autant de cellules que de poids w_i) exécutant chacune le même algorithme. Cet algorithme est cyclique et n'utilise que des opérations simples (addition, multiplication).

La plupart du temps, les algorithmes systoliques sont décrits pour un modèle synchrone utilisant une notion de temps global, déterminé par une horloge unique. A chaque top d'horloge, chaque cellule communique avec les cellules voisines.

Le modèle synchrone s'impose tout naturellement lorsque l'on envisage une implémentation en technologie VLSI ou autre. En revanche il ne convient pas pour d'autres types d'implémentations (réseaux de micro-processeurs, par exemple) ni pour les réseaux comprenant plusieurs sortes de cellules, dans lesquels la différence de vitesse entre les cellules interdit l'emploi d'une horloge commune.

Dans un modèle asynchrone, les cellules communiquent par rendez-vous. Chacune cellule ne peut pas

émettre ou recevoir simultanément sur deux portes distinctes. En outre, en LOTOS, deux rendez-vous distincts n'ont jamais lieu simultanément.

Le comportement synchrone peut être considéré comme une abstraction du comportement asynchrone, obtenue en considérant que plusieurs rendez-vous ont lieu simultanément.

Il est possible de mettre sous forme asynchrone la plupart des algorithmes systoliques : la structure du réseau est conservée, ainsi que le comportement des cellules. En revanche la spécification asynchrone impose des contraintes supplémentaires sur l'ordonnancement des rendez-vous afin d'éviter les interblocages.

Remarque D-2

Pour permettre l'initialisation du système et le chargement des n premières valeurs $x_1, \dots, x_n$, il faut établir une distinction entre le *comportement transitoire* d'une cellule à l'initialisation du système et le *comportement permanent* qui lui succède ; typiquement le régime transitoire prend fin avec la réception de la $n^{\text{ième}}$ valeur x_n . ■

Dans la suite on présente quatre architectures systoliques qui calculent la convolution. Ces quatre schémas sont connus sous les appellations suivantes : B1, F, W1 et W2.

Remarque D-3

On s'est restreint aux exemples dans lesquels chaque cellule est associée à un poids constant (*weights stay*) à l'exclusion des schémas dans lesquels les poids se déplacent : B2, R1 et R2. Ce choix n'est pas dicté par une limitation quelconque de LOTOS ou de CÉSAR. ■

D.3 Environnement

Le comportement du réseau systolique est paramétré par la suite des valeurs (x_i) qu'il reçoit en entrée : il ne s'agit pas d'un système fermé.

Or CÉSAR ne peut traiter que des systèmes fermés puisqu'il est généralement impossible de construire le graphe d'un comportement lorsque l'on ne connaît pas les valeurs qu'ont les variables de ce comportement. Cette restriction interdit la vérification du réseau pris isolément.

Une première solution consiste à connecter l'entrée du réseau à un générateur qui fournit une suite fixée de valeurs (x_i) . Pour que le graphe correspondant au comportement de l'ensemble *réseau+générateur* soit fini, il faut que la suite (x_i) fournie par le générateur soit finie ou périodique à partir d'un certain rang.

Dans le cas présent, il serait toutefois préférable d'effectuer une vérification formelle du réseau paramétré et ne pas se contenter de prouver que le réseau fonctionne correctement lorsqu'on l'instancie par une suite (x_i) fixée.

Une seconde solution utilise une technique d'*évaluation symbolique*. Comme dans la première solution, l'entrée du réseau systolique est reliée à un générateur qui énumère une suite finie ou périodique (x_i) .

La différence provient du fait que les éléments x_i et w_j ne sont plus des valeurs numériques mais des noms symboliques de variables. Les opérateurs d'addition et de multiplication opèrent alors sur des expressions symboliques et non plus sur des nombres.

Exemple D-1

Le résultat de " w_1 " * " x_1 " est l'expression symbolique " w_1x_1 " ; de même que le résultat de " w_1x_1 " + " w_2x_2 " est l'expression symbolique " $w_1x_1 + w_2x_2$ ". ■

Les expressions symboliques sont décrites par le type abstrait EXP. Les éléments des suites $(x_1, \dots, x_m)$

et $(w_1, \dots, w_n)$ sont dénotés par des fonctions d'arité nulle $X_1, \dots, X_m$ et $W_1, \dots, W_n$. L'addition et la multiplication sont représentées par les opérateurs binaires $+$ et $*$. On note 0 l'élément neutre pour l'addition ; cette propriété suffit pour simplifier les expressions symboliques.

```

type EXP is
  sorts EXP
  opns 0 : -> EXP
        X1, ... Xm : -> EXP
        W1, ... Wn : -> EXP
        _+_ , _*_ : EXP, EXP -> EXP
  eqns
    forall X:EXP ofsort EXP
      X + 0 = X;
      0 + X = X
endtype

```

On utilise aussi un type entier noté **NATURAL**, comportant une sorte **NAT**, les notations d'entiers de 0 à n et les opérations usuelles de soustraction et de comparaison :

```

type NATURAL is BOOLEAN
  sorts NAT
  opns 0, 1, ... n : -> NAT
        _-_ : NAT, NAT -> NAT
        _eq_ , _gt_ : NAT, NAT -> BOOL
endtype

```

Le réseau systolique est dénoté par le processus **ARRAY** $[X, Y]$ où X est la porte d'entrée et Y la porte de sortie. On note n le nombre de cellules et (w_j) leurs poids respectifs. Diverses définitions du processus **ARRAY** seront proposées dans les sections suivantes.

Le générateur fournit une suite finie (x_i) pour i variant entre 1 et un entier m . Il est décrit par le processus **GENERATOR**. On donne également la définition d'un processus, noté **ZERO**, qui sera utilisé par la suite.

```

specification SYSTOLIC_CONVOLUTION [Y] : noexit behaviour
  hide X in
    (
      GENERATOR [X]
      |[X]|
      ARRAY [X, Y] (W1, ... Wn)
    )
  where
    process GENERATOR [X] : noexit :=
      X !X1;
      X !X2;
      ...
      X !Xm;
      stop
    endproc

    process ZERO [Y] : noexit :=
      Y !(0 of EXP);
      ZERO [Y]
    endproc
  endspec

```

Remarque D-4

Par la suite, on donnera aussi les noms $X_1, \dots, X_n$ à des portes, sachant que LOTOS le permet et

qu'il n'y a aucune confusion possible entre portes et opérations




D.4 Architecture B1


Le schéma B1 (*broadcast*) se compose de n processus **CELL** disposés en pipe-line. Le flux de données entre les cellules est constitué de sommes partielles ; la $k^{\text{ième}}$ cellule transmet à la $(k + 1)^{\text{ième}}$ des expressions de la forme :

$$y_i^k = \sum_{j=1}^k w_j x_{i+j-1}$$

La valeur courante de x_i est reçue par un processus **BROADCAST** et diffusée ensuite à toutes les cellules. Il ne s'agit pas à proprement parler d'une architecture systolique pure.



La $k^{\text{ième}}$ cellule a pour poids w_k ; elle possède deux portes d'entrée **X_IN** et **Y_IN** et une porte de sortie **Y_OUT**. En comportement permanent, elle lit une valeur x sur **X_IN** puis une valeur y sur **Y_IN** et émet $y + w_k x$ sur **Y_OUT**. En comportement transitoire elle lit (sans les traiter) $(k - 1)$ valeurs sur la porte **X_IN**.



```

process ARRAY [X, Yn] (W1, ... Wn:EXP) : noexit :=
  hide X1, ... Xn in
  (
    BROADCAST [X, X1, ... Xn]
    |[X1, ... Xn]|
    (
      hide Y0, ... Y(n-1) in
      (
        ZERO [Y0]
        |[Y0]|
        CELL [X1, Y0, Y1] (W1, 1)
        |[Y1]|
        CELL [X2, Y1, Y2] (W2, 2)
        |[Y2]|
        ...
        |[Y(n-1)]|
        CELL [Xn, Y(n-1), Yn] (Wn, n)
      )
    )
  )
)
where
  process CELL [X_IN, Y_IN, Y_OUT] (W:EXP, K:NAT) : noexit :=
    [K gt 1] ->
      X_IN ?X:EXP;
      CELL [X_IN, Y_IN, Y_OUT] (W, K - 1)
    []
    [K eq 1] ->
      X_IN ?X:EXP;
      Y_IN ?Y:EXP;
      Y_OUT !(Y + (W * X));
      CELL [X_IN, Y_IN, Y_OUT] (W, 1)
  endproc

  process BROADCAST [INO, OUT1, ... OUTn] : noexit :=
    INO ?X:EXP;
    OUTn !X;
    OUT(n-1) !X;
    ...
    OUT1 !X;
    BROADCAST [INO, OUT1, ... OUTn]
  endproc
endproc

```

Le tableau suivant aide à mieux comprendre le fonctionnement du réseau systolique. Chaque ligne correspond à un instant donné et les lignes sont rangées chronologiquement.

La colonne de gauche contient la séquence des événements qui ont lieu dans le système. Chaque événement est constitué d'un nom de porte et de la valeur échangée au moment du rendez-vous. Les événements visibles à l'extérieur du réseau (entrée d'une valeur x_i ou sortie d'une valeur y_i) sont marqués d'une étoile.

Les autres colonnes décrivent l'état courant de chaque processus. L'état d'attente pour émettre (*resp.* pour recevoir) une valeur sur une porte G est noté " G !" (*resp.* " G ?"). Lorsque l'état d'un processus n'est pas modifié par l'événement courant, on met un guillemet dans la case correspondante.

Le tableau décrit le régime transitoire et l'établissement du régime permanent. Les parties non hachurées mettent en évidence le premier cycle du comportement de chaque processus, une fois atteint le régime permanent.


événement	CELL (W1)	CELL (W2)	CELL (W3)	BROADCAST
initialement :	X1 ? (K = 1)	X2 ? (K = 2)	X3 ? (K = 3)	X ?
X !x ₁ *	"	"	"	X3 !
X3 !x ₁	"	"	X3 ? (K = 2)	X2 !
X2 !x ₁	"	X2 ? (K = 1)	"	X1 !
X1 !x ₁	Y0 ?	"	"	X ?
X !x ₂ *	"	"	"	X3 !
X3 !x ₂	"	"	X3 ? (K = 1)	X2 !
X2 !x ₂	"	Y1 ?	"	X1 !
Y0 !0	Y1 !	"	"	"
Y1 !w ₁ x ₁	X1 ?	Y2 !	"	"
X1 !x ₂	Y0 ?	"	"	X ?
X !x ₃ *	"	"	"	X3 !
X3 !x ₃	"	"	Y2 ?	X2 !
Y2 !w ₁ x ₁ + w ₂ x ₂	"	X2 ?	Y3 !	"
Y3 !w ₁ x ₁ + w ₂ x ₂ + w ₃ x ₃ *	"	"	X3 ?	"
X2 !x ₃	"	Y1 ?	"	X1 !
Y0 !0	Y1 !	"	"	"
Y1 !w ₁ x ₂	X1 ?	Y2 !	"	"
X1 !x ₃	Y0 ?	"	"	X ?
X !x ₄ *	"	"	"	X3 !
X3 !x ₄	"	"	Y2 ?	X2 !
Y2 !w ₁ x ₂ + w ₂ x ₃	"	X2 ?	Y3 !	"
Y3 !w ₁ x ₂ + w ₂ x ₃ + w ₃ x ₄ *	"	"	X3 ?	"

D.5 Architecture F


Le schéma F (*fan-in*) se compose de n processus CELL disposés en pipe-line. Le flux de données entre les cellules est constitué des valeurs successives de x_i ; la $k^{\text{ième}}$ cellule transmet à la $(k+1)^{\text{ième}}$ des valeurs de la forme :

$$x_i^k = x_{i+n-k-1}$$

Chaque cellule effectue un produit partiel $w_{n-k}x_{i+n-k-1}$; ces valeurs sont recueillies par un processus ADDER qui en calcule la somme. Il ne s'agit pas à proprement parler d'une architecture systolique pure.



La $k^{\text{ième}}$ cellule a pour poids w_{n-k} ; elle possède une porte d'entrée X_IN et deux portes de sortie X_OUT et Y_OUT. En comportement permanent, elle lit une valeur x sur X_IN puis envoie successivement $w_{n-k}x$ sur Y_OUT et x sur X_OUT. En comportement transitoire elle lit (sans les traiter) $n - k$ valeurs sur la porte X_IN.



```

process ARRAY [X0, Y] (W1, ... Wn:EXP) : noexit :=
  hide Y1, ... Yn in
  (
    hide X1, ... Xn in
    (
      CELL [X0, Y1, X1] (Wn, n)
      | [X1] |
      CELL [X1, Y2, X2] (W(n-1), (n-1))
      | [X2] |
      ...
      | [X(n-1)] |
      CELL [X(n-1), Yn, Xn] (W1, 1)
    )
    | [Y1, ... Yn] |
    ADDER [Y1, ... Yn, Y]
  )
where
  process CELL [X_IN, Y_OUT, X_OUT] (W:EXP, K:NAT) : noexit :=
    [K gt 1] ->
      X_IN ?X:EXP;
      X_OUT !X;
      CELL [X_IN, Y_OUT, X_OUT] (W, K - 1)
    []
    [K eq 1] ->
      X_IN ?X:EXP;
      Y_OUT !(W * X);
      X_OUT !X;
      CELL [X_IN, Y_OUT, X_OUT] (W, 1)
  endproc

  process ADDER [IN1, ... INn, OUT] : noexit :=
    IN1 ?Y1:EXP;
    IN2 ?Y2:EXP;
    ...
    INn ?Yn:EXP;
    OUT !(Y1 + Y2 + ... Yn);
    ADDER [IN1, ... INn, OUT]
  endproc
endproc

```

événement	CELL (W3)	CELL (W2)	CELL (W1)	ADDER
initialement :	X0 ? (K = 3)	X1 ? (K = 2)	X2 ? (K = 1)	Y1 ?
X0 !x ₁ *	X1 !	"	"	"
X1 !x ₁	X0 ? (K = 2)	X2 !	"	"
X2 !x ₁	"	X1 ? (K = 1)	Y3 !	"
X0 !x ₂ *	X1 !	"	"	"
X1 !x ₂	X0 ? (K = 1)	Y2 !	"	"
X0 !x ₃ *	Y1 !	"	"	"
Y1 !w ₃ x ₃	X1 !	"	"	Y2 ?
Y2 !w ₂ x ₂	"	X2 !	"	Y3 ?
Y3 !w ₁ x ₁	"	"	X3 !	Y !
Y !w ₃ x ₃ + w ₂ x ₂ + w ₁ x ₁ *	"	"	"	Y1 ?
X3 !x ₁	"	"	X2 ?	"
X2 !x ₂	"	X1 ?	Y3 !	"
X1 !x ₃	X0 ?	Y2 !	"	"
X0 !x ₄ *	Y1 !	"	"	"
Y1 !w ₃ x ₄	X1 !	"	"	Y2 ?
Y2 !w ₂ x ₃	"	X2 !	"	Y3 ?
Y3 !w ₁ x ₂	"	"	X3 !	Y !
Y !w ₃ x ₄ + w ₂ x ₃ + w ₁ x ₂ *	"	"	"	Y1 ?
X3 !x ₂	"	"	X2 ?	"
X2 !x ₃	"	X1 ?	"	"
X1 !x ₄	X0 ?	"	"	"

D.6 Architecture W1


Le schema W1 (*pure systolic — weights stay*) se compose de n processus CELL disposés en double pipe-line. Deux flux de données circulent dans des directions opposées :

- les valeurs successives de x_i circulent dans un sens ; la $k^{\text{ième}}$ cellule transmet à la $(k + 1)^{\text{ième}}$ des valeurs de la forme :


$$x_i^k = x_{i+n-k-1}$$

- les sommes partielles circulent dans le sens inverse ; la $k^{\text{ième}}$ cellule transmet à la $(k - 1)^{\text{ième}}$ des expressions de la forme :

$$y_i^k = \sum_{j=k}^n w_j x_{i+j-1}$$



La $k^{\text{ième}}$ cellule a pour poids w_{n-k} ; elle possède deux portes d'entrée X_IN et Y_IN et deux portes de sortie X_OUT et Y_OUT. En comportement permanent, elle lit successivement une valeur x sur X_IN puis une valeur y sur Y_IN avant d'envoyer x sur X_OUT puis $y + w_{n-k}x$ sur Y_OUT. En comportement transitoire elle lit $n - k$ valeurs x sur la porte X_IN qu'elle retransmet immédiatement sur la porte X_OUT.



```

process ARRAY [X0, Y0] (W1, ... Wn:EXP) : noexit :=
  hide X1, ... Xn, Y1, ... Yn in
  (
    CELL [X0, Y0, X1, Y1] (Wn, n)
    | [X1, Y1] |
    CELL [X1, Y1, X2, Y2] (W(n-1), (n-1))
    | [X2, Y2] |
    ...
    | [X(n-1), Y(n-1)] |
    CELL [X(n-1), Y(n-1), Xn, Yn] (W1, 1)
    | [Yn] |
    ZERO [Yn]
  )
where
  process CELL [X_IN, Y_OUT, X_OUT, Y_IN] (W:EXP, K:NAT) : noexit :=
    [K gt 1] ->
      X_IN ?X:EXP;
      X_OUT !X;
      CELL [X_IN, Y_OUT, X_OUT, Y_IN] (W, K - 1)
    []
    [K eq 1] ->
      X_IN ?X:EXP;
      Y_IN ?Y:EXP;
      X_OUT !X;
      Y_OUT !(Y + (W * X));
      CELL [X_IN, Y_OUT, X_OUT, Y_IN] (W, 1)
  endproc
endproc

```

événement	CELL (W3)	CELL (W2)	CELL (W1)
<i>initialement :</i>	X0 ? (K = 3)	X1 ? (K = 2)	X2 ? (K = 1)
X0 !x ₁ *	X1 !	"	"
X1 !x ₁	X0 ? (K = 2)	X2 !	"
X2 !x ₁	"	X1 ? (K = 1)	Y3 ?
X0 !x ₂ *	X1 !	"	"
X1 !x ₂	X0 ? (K = 1)	Y2 ?	"
X0 !x ₃ *	Y1 ?	"	"
Y3 !0	"	"	X3 !
X3 !x ₁	"	"	Y2 !
Y2 !w ₁ x ₁	"	X2 !	X2 ?
X2 !x ₂	"	Y1 !	Y3 ?
Y1 !w ₁ x ₁ + w ₂ x ₂	X1 !	X1 ?	"
X1 !x ₃	Y0 !	Y2 ?	"
Y0 !w ₁ x ₁ + w ₂ x ₁ + w ₃ x ₃ *	X0 ?	"	"
X0 !x ₄ *	Y1 ?	"	"
Y3 !0	"	"	X3 !
X3 !x ₂	"	"	Y2 !
Y2 !w ₁ x ₂	"	X2 !	X2 ?
X2 !x ₃	"	Y1 !	Y3 ?
Y1 !w ₁ x ₂ + w ₂ x ₃	X1 !	X1 ?	"
X1 !x ₄	Y0 !	Y2 ?	"
Y0 !w ₁ x ₂ + w ₂ x ₃ + w ₃ x ₄ *	X0 ?	"	"

Remarque D-5

Dans le modèle synchrone, la suite de valeurs qu'il faut fournir en entrée du réseau n'est pas la suite

(x_i) mais la suite (x'_i) définie par :

$$\begin{cases} x'_{2i} &= x_i \\ x'_{2i+1} &= 0 \end{cases}$$

La suite (x'_i) est deux fois plus lente que la suite (x_i) . Ce n'est pas le cas dans le modèle asynchrone : il suffit d'alimenter le réseau avec la suite (x_i) . ■

D.7 Architecture W2


Le schema W2 (*pure systolic — weights stay*) se compose de n processus CELL disposés en double pipe-line. Deux flux de données circulent dans la même direction :

- les valeurs successives de x_i : la $k^{\text{ième}}$ cellule transmet à la $(k+1)^{\text{ième}}$ des valeurs de la forme :


$$x_i^k = x_{i+n-k-1}$$

- les sommes partielles : la $k^{\text{ième}}$ cellule transmet à la $(k+1)^{\text{ième}}$ des expressions de la forme :

$$y_i^k = \sum_{j=k}^n w_j x_{i+n-k-1}$$



La $k^{\text{ième}}$ cellule a pour poids w_{n-k} ; elle possède deux portes d'entrée **X_IN** et **Y_IN** et deux portes de sortie **X_OUT** et **Y_OUT**. En comportement permanent, elle lit successivement une valeur x sur **X_IN** puis une valeur y sur **Y_IN** avant d'envoyer $y + w_{n-k}x$ sur **Y_OUT** puis x sur **X_OUT**. En comportement transitoire elle lit $n - k$ valeurs x sur la porte **X_IN** qu'elle retransmet immédiatement sur la porte **X_OUT**.



```

process ARRAY [X0, Yn] (W1, ... Wn:EXP) : noexit :=
  hide X1, ... Xn, Y0, ... Y(n-1) in
  (
    ZERO [Y0]
    | [Y0] |
    CELL [X0, Y0, X1, Y1] (Wn, n)
    | [X1, Y1] |
    CELL [X1, Y1, X2, Y2] (W(n-1), (n-1))
    | [X2, Y2] |
    ...
    | [X(n-1), Y(n-1)] |
    CELL [X(n-1), Y(n-1), Xn, Yn] (W1, 1)
  )
where
  process CELL [X_IN, Y_IN, X_OUT, Y_OUT] (W:EXP, K:NAT) : noexit :=
    [K gt 1] ->
      X_IN ?X:EXP;
      X_OUT !X;
      CELL [X_IN, Y_IN, X_OUT, Y_OUT] (W, K - 1)
    []
    [K eq 1] ->
      X_IN ?X:EXP;
      Y_IN ?Y:EXP;
      Y_OUT !(Y + (W * X));
      X_OUT !X;
      CELL [X_IN, Y_IN, X_OUT, Y_OUT] (W, 1)
  endproc
endproc

```

événement	CELL (W3)	CELL (W2)	CELL (W1)
initialement :	X0 ? ($K = 3$)	X1 ? ($K = 2$)	X2 ?
X0 !x ₁ *	X1 !	"	"
X1 !x ₁	X0 ? ($K = 2$)	X2 ! ($K = 2$)	"
X2 !x ₁	"	X1 ?	Y2 ?
X0 !x ₂ *	X1 ! ($K = 2$)	"	"
X1 !x ₂	X0 ?	Y1 ?	"
X0 !x ₃ *	Y0 ?	"	"
Y0 !0	Y1 !	"	"
Y1 !w ₃ x ₃	X1 !	Y2 !	"
Y2 !w ₃ x ₃ + w ₂ x ₂	"	X2 !	Y3 !
Y3 !w ₃ x ₃ + w ₂ x ₂ + w ₁ x ₁ *	"	"	X3 !
X3 !x ₁	"	"	X2 ?
X2 !x ₂	"	X1 ?	Y2 ?
X1 !x ₃	X0 ?	Y1 ?	"
X0 !x ₄ *	Y0 ?	"	"
Y0 !0	Y1 !	"	"
Y1 !w ₃ x ₄	X1 !	Y2 !	"
Y2 !w ₃ x ₄ + w ₂ x ₃	"	X2 !	Y3 !
Y3 !w ₃ x ₄ + w ₂ x ₃ + w ₁ x ₂ *	"	"	X3 !
X3 !x ₂	"	"	X2 ?
X2 !x ₃	"	X1 ?	"
X1 !x ₄	X0 ?	"	"

Remarque D-6

Dans le modèle synchrone, le flux des (y_i) est deux fois plus rapide que le flux des (x_i). Ce n'est pas le cas dans le modèle asynchrone : les deux flux ont la même "vitesse". Plus précisément, si l'on note

$\Delta(e_1, e_2)$ le nombre d'événements ayant lieu entre les deux événements e_1 et e_2 , alors :

$$(\exists c) (\forall i) \Delta("X0 !x_i", "X0 !x_{i+1}") = \Delta("Y3 !y_i", "Y3 !y_{i+1}") = c$$

■

D.8 Validation

L'utilisation de CÆSAR a permis de mettre au point et de valider les descriptions en LOTOS des différents réseaux systoliques. Dans chaque cas il a fallu donner des valeurs particulières au nombre n de cellules et au nombre m de valeurs x_i fournies par le générateur. En revanche, les valeurs x_i ont été manipulées sous forme d'expressions symboliques⁴⁷ afin de prouver la correction du réseau pour toute suite d'entrée (x_i) de longueur m .

A l'aide de CÆSAR les graphes correspondants aux réseaux systoliques ont été construits, ce qui a permis la détection de plusieurs erreurs : blocages, inversion des coefficients $w_i, \dots$. On constate que les graphes ainsi obtenus comportent approximativement autant d'arcs que d'états, ce qui se justifie par le fait que les différentes parties du réseau sont fortement synchronisées : à chaque instant, le nombre de rendez-vous possibles avoisine 1. Ce degré de non-déterminisme n'est pas le même pour les quatre schémas systoliques, ce qui explique les différences importantes entre les tailles des graphes.

Le tableau suivant regroupe les résultats expérimentaux obtenus. L'interprétation des temps et des débits est la même que celle donnée pour l'exemple du bit alterné (§ C.8, p. 244).

réseau	n	m	places	transitions	variables	états	arcs	temps	débit
B1	3	9	54	46	29	101 451	151 146	286:50–10:47	5–157
F	7	19	65	69	34	438	669	5:23–3:51	1.3–1.9
W1	3	6	33	37	14	64 085	87 775	88:44–4:54	12–218
W2	7	19	78	97	34	355	463	5:30–3:23	1.1–1.7

Ces graphes ont été minimisés par le logiciel ALDEBARAN [Fer88] selon la relation d'équivalence observationnelle ; dans tous les cas on a ainsi pu vérifier que le graphe minimal est une chaîne de $m - n + 1$ arcs dont le $i^{\text{ème}}$ a pour label :

$$Y !w_1x_i + w_2x_{i+1} + \dots + w_nx_{i+n-1}$$

D.9 Notes bibliographiques

Le produit de convolution est caractéristique d'un grand nombre d'applications qui admettent une solution systolique : filtrage, reconnaissance de formes, corrélation, interpolation, évaluation polynômiale, transformation de Fourier discrète, addition et division polynômiale.

Les architectures B1, F, W1 et W2 sont tirées de [Kun82] qui recense et compare les différents schémas systoliques connus. Plusieurs tentatives ont été faites pour décrire des réseaux systoliques dans des langages parallèles et pour valider cette spécification. Les langages employés sont généralement synchrones : [HP86] est basé sur LUSTRE, [Gri88] utilise une variante synchrone de CSP.

⁴⁷implémentées par des chaînes de caractères